Verilog HDL是硬件描述语言，主要是用来整合可编程逻辑阵列的资源达到想要的效果，所以它的根本是实现数字电路功能的芯片定制化。它没法设计模拟电路。题外话，可编程逻辑阵列中的每个逻辑单元都是由模拟电路组建起来的。
