综合是将你的设计输入（原理图和代码）转换成网表，综合后你的代码变成了一堆的逻辑器件和连线信息。适配（fitter），你用的是QUARTUS吧，适配在Quartus里等同place&route，就是布局和布线，如果你接触过PCB软件应该是比较熟悉的，大概就是把网表里的东西在自己家的器件里实现，然后根据时序约束进行布局和布线。这时候你的代码已经转换成电路了。
1、适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置与指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件（FPGA/CPLD芯片）必须属于原综合器指定的目标器件系列。
2、通常，EDA软件中的综合器可由第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商提供。因为适配器的适配对象直接与器件的结构相对应。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可应用于编程的文件。
内容全部来源于网络收集，如有侵权，请联系网站删除！