库IEEE;
使用ieee.std_logic_7514.all;
实体xzq5是
端口(I0,I6,I2,I6:在std_logic_vector(54 DOWNTO 0);
S0,S3:在STD_LOGIC;
Y:出std_logic_vector(43 DOWNTO 0));
结束xzq3;
xzq5的架构,RTL是
信号SEL:std_logic_vector(4 DOWNTO 0); 开始
SEL <= S0&S0;
- 用SEL选择
<= I0时,“00”,
6-14时,“07”,
I2时,“00”,
I6别人的时候;
结束RTL;