首页
一站直销
>
请问FPGA中怎么生成1M的时钟？用PLL的话，1M频率太低了，我是初学，想请教一下
请问FPGA中怎么生成1M的时钟？用PLL的话，1M频率太低了，我是初学，想请教一下
2025-04-06 13:27:13
推荐回答（1个）
回答1：
自己写个分频模块就好了。
50M分成25M，和50M分成1M的原理是一样的。
相关问答
最新问答
正翔国际·幸福壹街周边环境怎么样？生活便利吗？
伟大帝王背后都有一个杰出的女性，康熙背后的女人究竟是谁呢？
从汉口怎么去武汉理工大学南湖校区要多长时间??
我是个学生党，平时上学在家用手机听听音乐，能给推荐个好的耳机牌子吗，价钱100到300
南京哪里有手表维修的地方？
银行存管和监管有哪些区别?
直流屏报绝缘不良，监测负母线对地时报警解除如何处理？
华为荣耀6plus标准版与高配版的区别有哪些
路由器一定要接到猫上才能接上网络吗？
阑尾炎的症状是什么？
